只有注册用户登录后才能阅读该文。 阅读全文
摘要：
一、 设计思路如下： 1）一旦检测到按键资源按下（高电平到低电平变换），电平检测模块 就会拉高H2L_Sig电平，然后拉低。 2）10ms延迟模块，检测到H2L_Sig高脉冲，就会触发10ms过滤抖动，然后拉高输出。 3）当按键释放 电平检测模块，会拉高 L2H_Sig电平，然后拉低。 4）10ms 阅读全文
摘要：
原理介绍 1、分频 FPGA设计中时钟分频是重要的基础知识，对于分频通常是利用计数器来实现想要的时钟频率，由此可知分频后的频率周期更大。一般而言实现偶数系数的分频在程序设计上较为容易，而奇数分频则相对复杂一些，小数分频则更难一些。 1）偶分频系数=时钟输入频率/时钟输出频率=50MHz/5MHz=1 阅读全文
摘要：
不得不说人的兴趣是需要挖掘和赏识的，今天意外受到一位头发花白老师的赞扬，心之喜悦难以言表。之前写那篇《聆听生活--用心创造》一来是积极响应公司熊谷论道的征文，另外也是一段时间的工作与生活后想通过写这种方式来寄托一点心中的情感。其实我一直觉得自己的才思不够敏捷，高中时最怕的就是作文题，总担心自己到时候 阅读全文
摘要：
双脚轻快地踩着共享单车，风在脸上吹过，街道两侧的风景随着我的节奏而变换：早高峰的地铁站、沿街叫卖的老城街道、拥堵的学区街道、视野开阔的厂区道路、拥堵的上桥路段、宽阔的有轨电车道路、时常修路的园区街道，最后熟悉的草地公园和公司的蓝色钢结构建筑出现在我视野。 每天来到公司，扫除道、正衣冠，感恩三拜、晨会 阅读全文
摘要：
使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。涉及到AXI BRAM Controller 和 Block Memery Generat 阅读全文
摘要：
1、在MATLAB命令窗口输入fdatool后回车，打开“Filter Designer & Analysis Tool”工具界面： 2、点击左下角的Set quantization parameter，设置Filter arithmetic为Fixed-point（定点，由于有些FPGA中是不能直 阅读全文
摘要：
1.1课题研究背景 在目前高速发展的计算机平台上，应用软件的开发越来越依赖于硬件平台，尤其是随着大数据、云计算的提出，人们对计算机在各个领域的性能有更高的需求。日常生活中的视频和图像信息包含大量的数据，对此计算机对这些海量信息的实时处理、高效传输和大容量存储都是今后计算机发展的趋势和目标。 总线是由 阅读全文
只有注册用户登录后才能阅读该文。 阅读全文