摘要: 直接上RTL代码\testbench\仿真图、状态图 module test_moore ( clk,rst_n,data_in,out_test ); parameter IDLE = 4'b0000, state1 = 4'b0001, state2 = 4'b0010, state3 = 4' 阅读全文
posted @ 2020-08-07 15:19 wangbin0729 阅读(283) 评论(0) 推荐(0) 编辑