摘要: 我在电脑上破解两个软件,一个是modelsim SE一个是Synplify,两个软件破解时都需要添加环境变量,而且环境变量是同一个名字,都是LM_LISCENSE_FILE. 解决方法:不同的路径用分号隔开,共同拥有同一个环境变量的名字。 环境变量名称:LM_LISCENSE_FILE 环境变量值: 阅读全文
posted @ 2016-09-13 16:05 BeWild 阅读(2402) 评论(0) 推荐(0) 编辑
摘要: 最近在做的事情是,用FPGA生成一些满足特定分布的序列。因此为了验证我生成的序列是否拥有预期的性质,我需要将生成的数据提取出来并且放到MATLAB中做数据分析。 但是网上的程序很乱,表示看不懂==其实特别简单的一个命令,不知道别人为什么搞那么复杂。 在testbench里面写的主要语句: 主要步骤就 阅读全文
posted @ 2016-08-17 16:55 BeWild 阅读(17900) 评论(0) 推荐(1) 编辑
摘要: 算法中常常会到浮点数运算,而浮点数的处理常常是Verilog初学中常常遇到的问题。以下将就一个简单的例子说明Verilog中浮点数运算处理。 在JPEG图像压缩时遇到色彩空间变换的问题,将YCbCr转换到RGB会遇到浮点数的运算,这个实现复杂,以摄氏温度转换为华氏温度为例 : F = C x 1.8 阅读全文
posted @ 2016-08-16 17:10 BeWild 阅读(5802) 评论(0) 推荐(0) 编辑
摘要: set(gca,'XLim',[0 1.5]);%X轴的数据显示范围set(gca,'XTick',[0:0.1:1.5]);%设置要显示坐标刻度set(gca,'XTickLabel',[0:0.1:1.5]);%给坐标加标签 阅读全文
posted @ 2016-08-16 15:16 BeWild 阅读(9045) 评论(0) 推荐(0) 编辑
摘要: hold on; ylim=get(gca,'Ylim'); % 获取当前图形的纵轴的范围 plot([4,4],ylim,'m--'); % 绘制x=4的直线 hold off; 阅读全文
posted @ 2016-08-16 14:34 BeWild 阅读(2992) 评论(0) 推荐(0) 编辑
摘要: 【警告内容】Warning (10236): Verilog HDL Implicit Net warning at forward_replace.v(16): created implicit net for "out_1" 【解决方法】将out_1声明为wire型即可,这个问题出现在调用的两个 阅读全文
posted @ 2016-08-15 09:32 BeWild 阅读(4946) 评论(0) 推荐(0) 编辑
摘要: 8.1.1 多普勒效应 多普勒效应是奥地利物理学家J.Doppler 1842年首先从运动着的发声源中发现的现象,定义为"当接收者或接收器与能量源处于相对运动状态时,能量到达接收者(器)时频率的变化"。 一个例子是:当一辆紧急的火车(汽车)鸣着喇叭以相当高的速度向着你驶来时,声音的音调(频率)由于波 阅读全文
posted @ 2016-08-14 10:57 BeWild 阅读(20072) 评论(0) 推荐(0) 编辑
摘要: step1 生成服从U(0,1)分布的u1,u2; step2 令 y = [-2*ln(u1)]^0.5*sin(2*pi*u2); step3 令 x = miu + y*delta,其中miu为均值,delta为标准差 代码: 阅读全文
posted @ 2016-08-11 17:12 BeWild 阅读(2963) 评论(0) 推荐(0) 编辑