摘要：
# -*-coding:utf-8-*- # !/usr/bin/env python # Author :vilicute ''' func:对某文件夹下的图片进行批量裁剪 ''' import os import time from PIL import Image start = time.time() paths = "C:/Users/vilicute/Desktop/photo/IMG 阅读全文
摘要：
# -*-coding:utf-8-*- # !/usr/bin/env python # Author: vilicute -- 2019-09-24 import os import time start = time.time() paths = "C:/Users/vilicute/Desktop/photo" print("正在修改文件名...\n") cnt = 0 for fname 阅读全文
摘要：
2-1 模块 Verilog语言基本的描述单元 模块，模块是用来描述某个设计的功能或结构，以及它与其它外部模块进行通信的端口。 2-2 描述风格 2-2-1 延时 Verilog 的所有延时都是按时间单位来定义的，时间单位声明应该在模块声明之前。 2-2-2 描述风格 1、数据流描述 使用连续性赋值 阅读全文
摘要：
硬件描述语言HDL（Hardware Description Language）是一种用形式化方法来描述数字电路和系统的语言。设计者利用HDL可以从抽象到具体逐层描述自己的设计思想，用一系列的分层次模块来表示极其复杂的数字电路系统。 VerilogHDL是描述电子电路行为和结构的一种语言，是一种 I 阅读全文