随笔分类 - 硬件描述语言HDL
摘要：功能说明 状态图 状态 信号 S0 Hwy=G, Cntry=R S1 Hwy=Y, Cntry=R S2 Hwy=R, Cntry=R S3 Hwy=R, Cntry=G S4 Hwy=R, Cntry=Y Verilog代码 `define TRUE 1'b1 `define FALSE 1'b
阅读全文
摘要：// 四选一多路选择器 module mux4_to_1(out, i0,i1,i2,i3,s1,s0) // 声明端口 output out; input i1,i2,i3,i4; input s1,s2; // 声明输出端口为寄存器变量 reg out; // 若输入信号改变，则重新计算输出信号
阅读全文
摘要：门级建模 wire out1, in1, in2; // 与门（and）和或门（or） and a1(out1, in1, in2); // 与门 nand na1(out1, in1, in2); // 与非门 or or1(out1, in1, in2); // 或门 nor nor1(out1
阅读全文
摘要：模块 module <模块名> (<模块端口列表>, <端口声明>(若有), <参数声明>(可选)); ... // 模块内容 // 1 - wire, reg和其他类型的变量声明； // 2 - 数据流语句（assign）； // 3 - 低层模块实例； // 4 - always和initial
阅读全文
摘要：Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog由Gateway Design Automatio
阅读全文
摘要：有限状态自动机是拥有有限数量的状态，并且每个状态可以变换其他状态的数学模型。 A finite-state machine (FSM) or finite-state automaton (FSA, plural: automata), finite automaton, or simply a s
阅读全文
