随笔分类 -  CPU体系结构及系统

CPU体系（4）：ARM Store Buffer
摘要：本文主要翻译自 Arm Cortex-M7 Processor Technical Reference Manual r1p2 其中章节 Memory System / L1 caches / Store Buffer 。 Store Buffer Cache中的数据，在写入memory或 AXIM 阅读全文
posted @ 2022-11-22 16:14 山岚2013 阅读(1278) 评论(0) 推荐(0) 编辑
/proc/meminfo 解释
摘要：/proc/meminfo 粗略解释 Linux 内存总览 更多解释 /PROC/MEMINFO之谜 阅读全文
posted @ 2022-10-18 17:38 山岚2013 阅读(51) 评论(0) 推荐(0) 编辑
CPU体系（3）：为什么Linux需要虚拟内存 [转载好文]
摘要：操作系统中的 CPU 和主内存（Main memory）都是稀缺资源，所有运行在当前操作系统的进程会共享系统中的 CPU 和内存资源，操作系统会使用 CPU 调度器分配 CPU 时间1并引入虚拟内存系统以管理物理内存，本文会分析操作系统为什么需要虚拟内存。 在回答虚拟内存存在的必要性之前，我们需要理 阅读全文
posted @ 2022-10-17 10:54 山岚2013 阅读(120) 评论(0) 推荐(0) 编辑
CPU体系（2）：CPU TLB原理 [转载好文]
摘要：首先，我们知道MMU的作用是把虚拟地址转换成物理地址。虚拟地址和物理地址的映射关系存储在页表中，而现在页表又是分级的。64位系统常见的配置是4级页表，就以4级页表为例说明。分别是PGD、PUD、PMD、PTE四级页表。 在硬件上会有一个叫做页表基地址寄存器，它存储PGD页表的首地址。MMU就是根据页 阅读全文
posted @ 2022-10-09 14:58 山岚2013 阅读(579) 评论(0) 推荐(0) 编辑
CPU体系（1）：内存模型 & CPU Cache一致性 （待整理）
摘要：C++中的 volatile, atomic, memory barrier 应用场景对比 | -- | volatile | memory barrier | atomic | | : : | :--: | :--: | :--: | | 抑制编译器重排 | Yes | Yes | Yes | | 阅读全文
posted @ 2022-07-22 15:43 山岚2013 阅读(317) 评论(0) 推荐(0) 编辑
ARM MMU架构 -- CPU如何访问MMU及DRAM
摘要：《ARM Architecture Reference Manual ARMv8-A》里面有Memory层级框架图，从中可以看出L1、L2、DRAM、Disk、MMU之间的关系，以及他们在整个存储系统中扮演的角色。 涉及到的相关文档有： 《ARM Architecture Reference Man 阅读全文
posted @ 2022-01-10 14:26 山岚2013 阅读(1020) 评论(0) 推荐(0) 编辑
CPU cache知识 —— ARM架构cache结构和细节
摘要：cache如何寻址 处理器访问cache时，cache电路会将CPU地址进行解码，分成3个部分，分别是： offset: 用于某个cache line -- 字抽取； index: 用于匹配某个cache line -- 组选择； tag: 用于判断匹配到的cache line存放的数据是否和处理器 阅读全文
posted @ 2022-01-10 10:57 山岚2013 阅读(891) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示