摘要：
继上面介绍了setup文件的基本书写，简单介绍下时钟设置及简单地时序，面积，PVT设置约束。 DC的约束是基于路径的，这里所谓的路径起点是input port 或者clock port of flip-flop或者纯组合逻辑的寄存器输入，终点是output port或者任意时序逻辑的输入. 时钟：... 阅读全文
2015年1月9日
2015年1月9日
