会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
素处以默
2015年1月9日
DC 输入 输出 时钟 PVT设置
摘要: 继上面介绍了setup文件的基本书写,简单介绍下时钟设置及简单地时序,面积,PVT设置约束。 DC的约束是基于路径的,这里所谓的路径起点是input port 或者clock port of flip-flop或者纯组合逻辑的寄存器输入,终点是output port或者任意时序逻辑的输入. 时钟:...
阅读全文
posted @ 2015-01-09 23:52 素处以默
阅读(783)
评论(1)
推荐(0)
编辑
导航
博客园
首页
新随笔
联系
订阅
管理
公告