摘要: 当对目标模块进行RTL描述后,习惯先会用Modelsim做一下功能仿真。当我们写好Tensbench文件,直接在Modelsim SE中对源文件(design和Testbench)进行编译时,如果源文件中存在相应的语法错误或者逻辑错误,一般都会提示错误大概存在于哪一行,我们找到对应的行修改代码就行了 阅读全文
posted @ 2018-11-27 13:31 elec_update 阅读(1421) 评论(0) 推荐(0) 编辑