2019年3月24日
Verilog 位拼接运算符的优先级
摘要： 最近研究FIFO的时候，在开源工程中看到这样一段代码 1 parameter AW = 8; 2 3 always @(posedge rd_clk) 4 if(!rd_rst) rp_bin <= {AW+1{1'b0}}; 5 else 6 if(rd_clr) rp_bin <= {AW+1{ 阅读全文
posted @ 2019-03-24 22:55 米兰de小铁匠 阅读(6824) 评论(0) 推荐(0) 编辑