会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
米兰de小铁匠
博客园
首页
新随笔
联系
订阅
管理
2019年2月27日
Verilog include 使用相对路径
摘要: 在Quartus编译环境下,使用include, fopen等文件操作指令时,会涉及到文件路径问题。 以 E:\quartus_project\sd_card_controller\rtl\sd_wb_driver\sd_defines.vh 参数定义文件为例, 1. 使用绝对路径,可用以下写法,需
阅读全文
posted @ 2019-02-27 11:58 米兰de小铁匠
阅读(5449)
评论(0)
推荐(0)
编辑
公告