02 2019 档案

Python Flask 笔记
该文被密码保护。
posted @ 2019-02-23 16:53 灰太狼的喜羊羊 阅读(1) 评论(0) 推荐(0) 编辑
IP包设计
摘要：IP包 IP核(Intellectual Property core)就是知识产权核或知识产权模块的意思，用于配置FPGA或其它硅芯片上的逻辑资源。 引用链接 "https://blog.csdn.net/u012224606/article/details/60958524" IP(Intelli 阅读全文
posted @ 2019-02-09 10:56 灰太狼的喜羊羊 阅读(443) 评论(0) 推荐(0) 编辑
Xilinx FPGA DPR技术
摘要：动态部分重配置技术 DPR(Dynamic Partial Reconfiguration)可以使得PL的一个部分或几个部分在运行时刻被完全地重新配置。这些部分需要被指定为可重配置分区(Reconfigurable Partition,RP),并且在PL的其他部分还继续工作的时候，RP的功能可以被完 阅读全文
posted @ 2019-02-01 18:58 灰太狼的喜羊羊 阅读(1101) 评论(0) 推荐(0) 编辑
选用芯片时考虑的因素
摘要：![](https://img2018.cnblogs.com/blog/1399886/201902/1399886-20190201153333047-1722854260.png) 阅读全文
posted @ 2019-02-01 15:34 灰太狼的喜羊羊 阅读(204) 评论(0) 推荐(0) 编辑
Vivado 设计套件
摘要：疑惑 有一天我在上网，逛着逛着看到一个叫 "https://pan.baidu.com/s/16Nu03YJLuz_aYuGQMm_8oQ" 的链接，那个网页的标题好像叫“Vivado 2017.4”，不是很懂“zizr”是什么意思。 Vivado设计思想 Vivado 是以IP为重点进行系统级的设 阅读全文
posted @ 2019-02-01 15:02 灰太狼的喜羊羊 阅读(640) 评论(0) 推荐(0) 编辑
Vivado HLS 工具
摘要：干什么的 Vivado HLS工具可以将C语言高级综合为硬件。 为什么要使用HLS 可以在更高的抽象层次描述功能，而不是在传统的RTL级别 一个潜在的用处是，系统设计划分成硬件部分和软件部分之后，软件设计团队发现有一个功能比预期更加依赖于计算，非常适合于硬件加速，可以利用Vivado HLS工具将C 阅读全文
posted @ 2019-02-01 14:44 灰太狼的喜羊羊 阅读(814) 评论(0) 推荐(0) 编辑
Zynq PS和PL间的连接
摘要：跨越PS和PL的信号 AXI总线、EMIO、其他(看门狗、重启信号、中断信号、DMA接口信号) AXI标准 AXI(高级可扩展接口)是ARM AMBA的一部分。AMBA总线主要用于片上系统。AXI总线一般情况下用于片内连接处理器和其它IP核。AXI总线当前版本为AXI 4。 暂略 EMIO 扩展的M 阅读全文
posted @ 2019-02-01 11:38 灰太狼的喜羊羊 阅读(1333) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示