txzing

摘要： verilog代码： module div_3#(parameter DIV = 7)( //改变参数DIV的值就可以改变分频时钟的频率 input clk ,//时钟 input rst_n ,//复位 //输出信号定义 output wire clk_out ); //信号定义 reg [3:0 阅读全文