开漏输出、推挽输出、上拉电阻的原理及用途

 

一、开漏输出（open drain）

开漏电路概念中提到的“漏”就是指MOS FET的漏极。开漏主要是为了获得更大的驱动而来的，一般外面需要加上拉电阻，或下拉电阻。开楼电路的内部所有上拉全部断开，若要使用，必须在外部加上拉电阻。这样的话，其驱动能力完全由设计人员决定。

组成开漏形式的电路有以下几个特点：

　　1. 利用 外部电路的驱动能力，减少IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。IC内部仅需很小的栅极驱动电流。如图1。

　　2. 可以将多个开漏输出的Pin，连接到一条线上。形成 “与逻辑” 关系。如图1，当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了。这也是I2C，SMBus等总线判断总线占用状态的原理。

　　3. 可以利用改变上拉电源的电压，改变传输电平。如图2, IC的逻辑电平由电源Vcc1决定，而输出高电平则由Vcc2决定。这样我们就可以用低电平逻辑控制输出高电平逻辑了。

　　4. 开漏Pin不连接外部的上拉电阻，则只能输出低电平(因此对于经典的51单片机的P0口而言，要想做输入输出功能必须加外部上拉电阻，否则无法输出高电平逻辑)。

　　5. 标准的开漏脚一般只有输出的能力。添加其它的判断电路，才能具备双向输入、输出的能力。

 

二、推挽输出（Totem- pole）

如下图，推挽输出电路是一个互补对称电路。T1管子是NPN，T2管子是PNP。

其工作原理大致如下：

当输入信号处于正半周时，T2截止，T1承担放大电路，有电流通过负载电路电阻R3；

当输入信号处于负半周时，T1截止，T2承担放大电路，亦有电流通过负载电路电阻R3；

由此这样的电路实现了在有输入信号时，T1和T2轮流导电，组成推挽式电路。

作用：是输出保持在持续稳定电压值上。推拉式输出级既提高电路的负载能力，又提高开关速度。

三、上拉电阻

上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！

　　上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。

用途：

一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。

　　数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！

　　一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，该端口正常时为高电平；C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻。

　　上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流。

上下拉电阻具体作用：

　　1、当TTL电路驱动CMOS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

　　

 

2、OC门电路必须加上拉电阻，以提高输出的高电平值。

　　3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

　　4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。

　　5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

　　6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。

　　7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

注意：

上拉电阻太大会引起输出电平的延迟。（RC延时）

　　一般CMOS门电路输出不能给它悬空，都是接上拉电阻设定成高电平。

　　下拉电阻：和上拉电阻的原理差不多， 只是拉到GND去而已。那样电平就会被拉低。下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。

上拉电阻阻值的选择原则包括:

　　1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

　　2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

　　3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑

　　以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理