会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
tubujia
博客园
首页
新随笔
联系
订阅
管理
2022年10月24日
Verilog +: -:语法
摘要: “+:”、"-:"语法 1.用处这两个应该算是运算符,运用在多位的变量中,如下:slv_reg0[(byte_index8) +: 8] <= S_AXI_WDATA[(byte_index8) +: 8]; 2."+:"变量[起始地址 +: 数据位宽] <–等价于–> 变量[(起始地址+数据位宽-
阅读全文
posted @ 2022-10-24 11:30 tubujia
阅读(538)
评论(0)
推荐(0)
编辑