会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
tubujia
博客园
首页
新随笔
联系
订阅
管理
2019年7月19日
Altera cyclone系列altlvds调试
摘要: altlvds的收发核有两种使用方式,但模型都是一样的,发送端给出发送时钟和数据,接收端接收随路时钟和数据; 方式一:内部PLL 发送核发出的是慢时钟,但该方式仿真只能到500Mbps; 使用该方式时,收、发核同源的话可以共享PLL; 使用此方式时接收端需要做数据拼接。 方式二:外部PLL 这样的好
阅读全文
posted @ 2019-07-19 12:09 tubujia
阅读(800)
评论(0)
推荐(0)
编辑