摘要： 众所周知，分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如altera 的PLL，Xilinx的DLL.来进行时钟的分频，倍频以及相移。但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移仍然非常流行，首先这种方法可以节省芯片内部的锁相环资源，再者，消耗不多的逻辑单元就可以达到对时钟操作的目的。另一方面，通过语言设计进行时钟分频，可以看出设计者对设计语言的理解程度。因此很多招聘单位在招聘时往往要求应聘者写一个分频器，以考核应聘人员的设计水平和理解程度。 1、占空比为50% 偶数分频 比较简单，例如要进行N分频，当计数器计数. 阅读全文

摘要： ADC_TLC549是一个8位串行模数转换器，A/D转化时间不超过17us, I/O频率不能超过1.1MHZ.如图所示，为TLC549的时序图，从图中可以看出，当cs拉低时，ADC前一次的转换数据A的最高位A7立即出现在DATA_OUT上，之后数据在I/O clock的下降沿变化，在上升沿读取数据。读取完8位数据后，ADC开始转换这一次采集的信号，转化时间不超过17us，转换时，cs要给高电平。总之，操作时序时需注意tsu、tconv、I/0 clock几个参数，tsu为cs拉低到第一个I/O clock时钟上升沿所需的时间至少需要1.4us; tconv为ADC转换数据所需的时间，不超过1. 阅读全文

摘要： 步进电机是一种能够将电脉冲信号转换成角位移或线位移的机电元件，它实际上是一种单相或多相同步电动机。单相步进电动机有单路电脉冲驱动，输出功率一般很小，其用途为微小功率驱动。多相步进电动机有多相方波脉冲驱动，用途很广。使用多相步进电动机时，单路电脉冲信号可先通过脉冲分配器转换为多相脉冲信号，在经功率放大后分别送入步进电动机各相绕组。每输入一个脉冲到脉冲分配器，电动机各相的通电状态就发生变化，转子会转过一定的角度（称为步距角）。正常情况下，步进电机转过的总角度和输入的脉冲数成正比；连续输入一定频率的脉冲时，电动机的转速与输入脉冲的频率保持严格的对应关系，不受电压波动和负载变化的影响。由于步进电动机. 阅读全文

摘要： 对于电机这一块，我们专业也开了很多理论课，所以，对于直流电机的控制还是蛮熟悉的，只是都停留在理论知识上，今天终于实践了一把。大家如果对直流电机的特性和PWM技术不熟悉，可以查看相关的资料就可以了。下面是控制电路 当motor_a是高电平时，Q3,Q1,Q5导通，A端位高电平，B端为低电平，直流电机正转；由于Q5的集电极通过一个二极管连接到H桥的另外一个控制端motor_b,将motor_b的电压钳在1.0V以下，所以，不管motor_b输出高电平还是地电平，Q6、Q4、Q2都会截止，不会造成H桥短路； 当motor_a是低电平时，Q3，Q1,Q5截止，motor_b输出的电平可以控制电机的反. 阅读全文

摘要： 我是自动化专业的，所以对PWM技术并不陌生，但都停留在理论知识上面，没有实际写过程序来实现PWM技术，直到这几天因为要用PWM技术来控制直流电机，所以才潜心研究PWM技术，今天小试牛刀，来用PWM技术控制LED灯逐渐亮灭。//程序实现的功能：利用PWM技术来控制LED的逐渐亮灭；module led_pwm ( clk, rst_n, key, led_out ); input clk; //系统时钟：50MHZinput rst_n; //复位信号：低电平有效；input key; //按... 阅读全文

摘要： FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。 FIFO多用于：1、不同时钟之间的数据传输；2、不同跨度的接口；//程序实现的功能：串口从FIFO中读出数据，然后发送给上位机（串口调试助手） module fifo_uart ( clk, rst_n, rs232_tx )... 阅读全文

摘要： SRAM(静态随机存储器)它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。一种很简单的操作是：将片选信号CE_n和输出使能信号OE_n直接拉低，在读/写SRAM的时候只要对写使能信号WE_n操作就可以了. 读操作：只需将要读出数据的地址放在地址总线上，拉高WE_n写使能信号，延时一段时间(具体延时多长时间可以看datasheet),就可以读出相应的数据了。写操作：送地址和数据，同时拉低WE_n写使能信号，延时一段时间，然后拉高WE_n,这样就可将要写入的数据写到SRAM的相应地址中。//程序实现的功能：往SRAM中写一个字节的数据，然后读出这个数据送给四位LED灯； . 阅读全文

摘要： 好久没有更新博客了，这期间一个月都在家里休息，也没怎么看书，8月24号才回学校，这几天忙着在研究IIC总线，用FPGA来模拟IIC接口的确比单片机要复杂的多，开始，自己写的程序怎么也在板子上运行不了，我就参考来了特权同学的程序，果然还是没有很深刻理解IIC接口的时序，导致程序不能运行！现在，觉得学一种硬件，必须将它的数据手册看透彻，时序要弄的很清楚，特别是对于FPGA来说！//程序实现的功能：向IIC中写一个字节的数据，然后读出来，显示在8个LED灯上；module iic_driver ( clk, rst_n, key1, ... 阅读全文

摘要： FPGA\CPLD设计学习笔记1、硬件设计基本原则(1)、速度与面积平衡和互换原则：一个设计如果时序余量较大，所能跑的频率远高于设计要求，能可以通过模块复用来减少整个设计消耗的芯片面积，这就是用速度优势换面积的节约；反之，如果一个设计的时序要求很高，普通方法达不到设计频率，那么可以通过数据流串并转换，并行复制多个操作模块，对整个设计采用“乒乓操作”和“串并转换”的思想进行处理，在芯片输出模块处再对数据进行“并串转换”。从而实现了用面积复制换取速度的提高。(2)、硬件原则：理解HDL本质(3)、系统原则：整体把握(4)、同步设计原则：设计时序稳定的基本原则2、Verilog作为一种HDL语言，对 阅读全文

摘要： PS2键盘是一种很普通的键盘，有6个接口，其实我们只需关心两个引脚，数据信号DATA,和时钟CLK信号，和串口通信差不多，DATA有12位，其中8位是有效数据位，每当CLK的下降沿到来时，开始采集数据！ 键盘编码返回值，如有键盘被按下，就会发送通码，当按键被释放，就会发送断码，每个按键都分配了唯一的通码和断码，这样主机通过查唯一的扫描码就可以知道是哪个按键。按键的通码和断码组成了一套扫描码集，现在用的比较多的是第二套扫描码,多数第二套断码有2字节长，第一个字节是8'hf0;第二个字节是这个按键的通码。例如按下T键，然后再释放T键，此时发送到计算机的数据应该是：8'h2c(通码) 阅读全文