摘要： 这几天一直在研究脉冲边沿检测技术，直到今天看了特权同学的<<深入浅出玩转FPGA>>视频教程后，才恍然大悟，才真正理解verliog语言中的并行语句。可能是以前写过单片机程序原因吧，虽说Verilog语言中有很多并行语句，但是没有真正领悟它的精髓所在。一、 什么是脉冲边沿检测脉冲边沿检测就是检测输入信号，或者FPGA内部逻辑信号的跳变，即上升沿或者下降沿的检测。二、程序代码module edge_pulse ( sysclk, rst_n, trigger, pos_edge, ... 阅读全文