VHDL变量与信号的差异1，赋值方式的不同 变量 := 表达式; 信号 <= 表达式;2，硬件实现的功能不同信号代表电路单元，功能模块间的互联，代表实际的硬件连线变量代表电路单元内部的操作，代表暂存的临时数据3，有效范围不同信号（全局量）：程序包，实体，结构体变量（局部量）：进程，子程序注：在进程和子程序中，信号只能被使用，不能被定义说明4，赋值行为的不同信号赋值延时更新数值，一般生成时序电路变量赋值立即更新数值，一般生成组合电路5，信号的多次赋值a, 一个进程中：仅最后一次赋值有效b, 多个进程中：称为多源驱动（如总线结构） 能综合成硬件电路的多源驱动有三种：线与，线或，三态例子AR. Read More
