摘要： 经过了这么久，逻辑分析仪已经基本上完成了。一、功能：1、对采样得到的4路64位数据以波形的形式显示。2、支持9中采样频率：100M,50M,10M,2M,1M,500K,200K,100K,10K;3、支持三种采样模式：模式一，显示触发后64位数据，模式二：显示触发前后32位数据，模式三:显示触发前64位数据。4、支持边沿触发（上升沿和下降沿）的4路通道的逻辑组合,1000:通道0上升沿，其他通道下降沿。5、支持波形的放大和平移。二、器件：DE2开发板，芯片：cyclone II ep2c35f672c6三、模块划分：1、sys_ctrl 模块： 包括系统复位信号，例化PLL，输出clk_10 阅读全文

摘要： 这个实验是在看了特权写的《深入浅出玩转FPGA》之后自己写的也算自己做一个小小的练习吧，目的是在屏幕上显示一行字：DIY 逻辑分析仪。由于试验中用到取字模的软件PCtoLCD2002，所以首先介绍下这个软件。软件的设置如上图。采用阴码格式，逐列扫面，高位在前的方式，所谓“高位在前”就是扫描图像的最先扫到的点放在前面，例如：**......八个像素点，*代表亮，.代表不亮，此时扫到的代码为：11000000，存到存储器中时候为：0xc0，所以当你要去从存储器中取数的时候应该先去取最高位。在程序中：rom_data[31-x].因为你去取第0个点的值的时候，它是存在存储器的最高位。我是把取出来的自 阅读全文

摘要： 要在屏幕上随意显示自己想要的东西，首先要做的是要点亮屏幕。这个实验的显示标准是640*480@60Hz，VGA控制模块的时钟频率为25MHz，实验主要包括三个模块：同步模块，VGA控制模块，PLL模块。本实验是基于DE2开发板，器件型号是：cyclone II ep2c35f672c6。这款器件的内部时钟是50MHz，所以需要一个PLL模块将50MHz分屏为25MHz。同步控制模块是控制显示标准，本实验为640*480，同时还向VGA控制模块提供坐标。VGA控制模块是设计的核心，控制屏幕的色彩。 1 module sync_module (clk_25m,rst_n,valid,hsync,v 阅读全文