FPGA笔记
记住这样一个规律就好了，凡是没有被门关过的信号都是不稳定的，都只是暂时的。
所有的组合电路都是不可信的。是的，往往有很多的毛刺啊，或者中间过程啊不可避免的出现，这当然不是我们想
要的东西。所以，在生成新的再生门之前，你最好把这个时钟信号用原来的那种门在关一下。
‘用门关一下（寄存器）’这样你获得的会是一个干净的，纯粹的时钟信号。
优先级：
1. 异步清零信号 – aclr
2. 上电复位信号, - pre
3. 异步载入信号 – aload
4. 使能信号 – ena
5. 同步清零信号 – sclr
6. 同步载入信号 – sload
7. 数据输入信号 – data
注： 显示查找表（Look-Up-Table)简称为LUT，LUT
本质上就是一个RAM。它把数据事先写入RAM后，每当输入一个信号就等于输入一个地址进行查表，找出地址对应的内容，然后输出。
=====================================================================================
====================================================================================
====================================================================================
MegaWizard Plug_In Manager
IO分配检查
管脚分配
=======================================================================================
进阶篇
==========================================================================
可编程逻辑基本设计原则
