verilog预编译处理(ieee标准)
摘要：`celldefine `endcelldefine 在ieee中的描述如下： 这两个指令用于将模块标记为单元模块，它们表示包含模块定义。某些PLI使用单元模块用于这些应用， 如计算延迟。该命令可以出现在源代码描述中的任何地方。但是，推荐将其放在模块定义的外部。 但是具体还不知道怎么用，没实践过。
阅读全文
posted @ 2024-01-25 17:50
随笔分类 - 数字IC前端设计 / verilog语法相关
