随笔 - 22,  文章 - 0,  评论 - 2,  阅读 - 3287

随笔分类 -  FPGA

zyqn7000串口中断阻塞
摘要:一、问题描述 在最近使用Ps串口中断的时候出现了一个很怪的现象:我一共使用了俩类中断:TTC中断以及串口中断,同时我在main函数中使用TTC中断标志使用printf打印了别的东西,结果出现了整个程序只能卡在串口中断 二、代码展示 如果将189-194行注释掉,那么整个系统是能够按照预期运行的,但是 阅读全文
posted @ 2024-11-25 15:39 天若手提滑铲 阅读(6) 评论(0) 推荐(0) 编辑
zynq7000 TTC定时器中断
摘要:Note:本次使用pynq z2 board作为硬件环境 一. Zynq 定时器概述 在zynq7000中,定时器一共分为4个部分, 参考手册:Ug585 每颗arm A9含有一个私有定时器以及一个看门狗定时器 系统含有一个全局看门狗定时器 系统含有一个全局定时器 系统含有两个TTC模块,每个模块含 阅读全文
posted @ 2024-10-31 13:03 天若手提滑铲 阅读(145) 评论(0) 推荐(0) 编辑
zynq7000使用私有定时器中断
摘要:Zynq-7000 系列 SoC (System on Chip) 的定时器系统是由几个不同的定时器模块组成的,这些定时器可以满足广泛的嵌入式应用需求。主要包括: 全局定时器 (Global Timer) 特点:全局定时器是一个 64 位的计时器,存在于 Cortex-A9 处理器内核中,提供一个全 阅读全文
posted @ 2024-10-29 14:46 天若手提滑铲 阅读(73) 评论(0) 推荐(0) 编辑
fpga 在设计PID时一直被限幅
摘要:本次PI设计的是增量式PI 遇见问题 : 输出被直接限幅 可以看出输出一直被限制为416 原因分析 Code // 对比1, 被限幅 always@(posedge clk or posedge rstp) begin if(rstp) cnt_freq <= DEFAULT_CNT; else i 阅读全文
posted @ 2024-10-21 11:21 天若手提滑铲 阅读(17) 评论(0) 推荐(1) 编辑
PYNQ Z2 读取xadc外部通道电压
摘要:使用XADC 或者JTAG只能读取XADC的内部电压, 而无法读取外部通道的电压 现在使用xsysmon.h库里面的函数进行XADC外部通道的电压 为了方便观察,增加了PL GPIO KEY LED进行观察 1. 配置ZYNQ7000 勾选FCLK_RESET0 勾选UART0, 这是BANK电压 阅读全文
posted @ 2024-10-18 19:22 天若手提滑铲 阅读(95) 评论(0) 推荐(0) 编辑
PYNQ z2 使用xadcps读取xadc内部电压温度
摘要:使用xadcps只能和JTAG一样读取温度值和电压值,属于内部通道,读取不了外部通道的数据 添加zynq700核后进行配置 1.在PS-PL Configuration中, 取消勾选general里面的FCLK_RSTEN_N以及M_AXI_GP0_Interface 2.在Peripheral I 阅读全文
posted @ 2024-10-17 19:39 天若手提滑铲 阅读(86) 评论(0) 推荐(0) 编辑
7系XADC PL多通道采集
摘要:关键词 : XADC, PL, 多通道, pynq z2 不了解xadc基本信息的可以去这里了解 开始IP核配置 如果对IP核选项不了解的可以去这里查看 Fig. Basic Fig. ADC Setup 这里选择了持续模式,也可以配置default 这次我勾选了全部校正, 同时没有勾选外部复用器 阅读全文
posted @ 2024-10-16 16:59 天若手提滑铲 阅读(52) 评论(0) 推荐(0) 编辑
7系XADC基本了解
摘要:关键词:XADC,PYNQ Z2, XADC IP核, PL, 单通道 说明 : 不涉及xadc开发板,PCB设计,可以跳过前面看后面,不正确的地方可以交流沟通,待完善 一. 对于xadc基本了解 1. 基本属性 参考手册 : ug480 Fig : XADC BLOCK DIAGRAM: 从XAD 阅读全文
posted @ 2024-10-16 16:18 天若手提滑铲 阅读(299) 评论(0) 推荐(0) 编辑
7系XADC PL单通道采集
摘要:关键词:XADC,PYNQ Z2, XADC IP核, PL 说明 : 不涉及xadc开发板,PCB设计, 如果需要了解xadc请看这里 开始使用 使用XADC IP核, 参考手册 PG910 Fig : BASIC 接口选择 接口可以选择AXI lite 或者DRP axi lite接口一般是使用 阅读全文
posted @ 2024-10-15 22:11 天若手提滑铲 阅读(143) 评论(0) 推荐(0) 编辑
FPGA驱动adc128s052的几个问题
摘要:FPGA驱动adc128s052的若干细节问题 usbblaster最好是直接与电脑USB口连接, 使用拓展坞会出现奇怪驱动问题. adc数据手册说明 附上adc128s052时序手册 ADC芯片cs引脚持续拉低,则每次采完16bit后继续新的16bit 注意 : adc128s052数据手册信号针 阅读全文
posted @ 2024-07-19 06:29 天若手提滑铲 阅读(108) 评论(0) 推荐(0) 编辑
verilog勘误系列之-->算术运算符运算失败
摘要:描述 在verilog代码设计时使用算术运算符与乘法搭配使用出现计算错误 原因 由于数据位宽设置不当导致 错误案例 wire signed [13:0] w01; wire signed [23:0] s01; reg signed [24:0] m01; reg signed [25:0] a1; 阅读全文
posted @ 2024-01-07 11:20 天若手提滑铲 阅读(94) 评论(0) 推荐(0) 编辑
verilog勘误系列之-->设计行为仿真和时序仿真不一致分析
摘要:描述 最近在vivado中设计一个计算器: 28bit有符号加减法,结果出现行为仿真和时序仿真不一致情况 原因 本篇是由于组合逻辑部分敏感信号使用错误导致 代码 r_a, r_b : 对计算数据a, b的寄存器存储, 也是计算器的数据输入 s_bit : 符号位 cout : 28bit计算器的进位 阅读全文
posted @ 2023-12-12 11:54 天若手提滑铲 阅读(422) 评论(0) 推荐(0) 编辑

< 2025年2月 >
26 27 28 29 30 31 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 1
2 3 4 5 6 7 8

点击右上角即可分享
微信分享提示