摘要：
引入pipeline 流水线操作是优化时序的一种方法。竞争冒险：1、任何寄存器的反转都是有时间的，纯组合逻辑必然导致毛刺的产生，组合逻辑的结果中间寄存器作为同步可优化逻辑。 参考：FPGA设计高级技巧Xilinx... 阅读全文
摘要：
当verilog赋值左右不对等时，数据默认都是放在低位的，而没有指定的高位默认置为0。比如：wr_op_list<=1'b1;write_buffer[63:63-7-8] <= {8'h99}; //对应[... 阅读全文
摘要：
IODELAY_GROUP# PART is virtexu xcvu440flga2892############################################################... 阅读全文
摘要：
转载：https://cloud.tencent.com/developer/article/1530601参考：置在同一个SLICE内，减少线延迟对时序的影响参考：ug974-vivado-ultrascale... 阅读全文
摘要：
//------------------------------------------------------------------------------// File : gig_ethern... 阅读全文
摘要：
Intel Stratix 10 I/O 支持以下功能：• 单端，非基准电压和基准电压 I/O 标准• 低电压差分信（LVDS）、 RSDS、 mini-LVDS、 HSTL、 HSUL、 SSTL 和 POD ... 阅读全文