05 2020 档案

ASIC 设计-FPGA 原型验证
摘要：ASIC 验证技术 阅读全文
posted @ 2020-05-29 09:14 Hello+World! 阅读(183) 评论(0) 推荐(0) 编辑
BIT_ALIGN_MACHINE
摘要：https://www.xilinx.com/support/documentation/application_notes/xapp860.pdfhttps://www.xilinx.com/support/d... 阅读全文
posted @ 2020-05-28 16:45 Hello+World! 阅读(273) 评论(0) 推荐(0) 编辑
SSTL
摘要：SSTL（Stub Series TerminatedLogic）有三种：SSTL_18，SSTL_2，SSTL_3。SSTL不同于LVTTL和LVCMOS的一个重要方面是SSTL要求传输线终端匹配。所以，SST... 阅读全文
posted @ 2020-05-26 19:13 Hello+World! 阅读(557) 评论(0) 推荐(0) 编辑
ALINX以太网例程调试总结
摘要：RTL级别的MAC,支持千兆和百兆（10M测下来好像有问题），实现了基本ARP/ICMP/UDP功能。不得不说这个很厉害了，对以太网的协议需要非常了解。 但我在将代码移植到其它平台时，实际测时发现了一些问... 阅读全文
posted @ 2020-05-24 10:55 Hello+World! 阅读(448) 评论(0) 推荐(0) 编辑
以太网PHY接口总结
摘要：以太网PHY和MAC之间一般有如下接口，具体的接口描述可以在PHY芯片数据手册查看到：MII:参考：DP83640 Precision PHYTER™ - IEEE 1588 Precision Time Pro... 阅读全文
posted @ 2020-05-20 11:41 Hello+World! 阅读(3924) 评论(0) 推荐(0) 编辑
quartus dcfifo操作
摘要：双口fifo操作要略微复杂点：一个深度为4的fifo,写满之后它的wrusedw值是多少呢？答案：0一旦fifo写满后继续写操作会有什么影响吗？答案：没有影响，写入无效，不影响原来写入的数据-----------... 阅读全文
posted @ 2020-05-20 08:40 Hello+World! 阅读(287) 评论(0) 推荐(0) 编辑
modelsim手动仿真
摘要：最新版的quartus （19以上）好像没有了直接调用modelsim仿真的功能，实际仿真需要手动建立工程执行： 关于rtl仿真，一般windows平台用modelsim（一般用于小型工程）;而linux平台用... 阅读全文
posted @ 2020-05-20 08:40 Hello+World! 阅读(328) 评论(0) 推荐(0) 编辑
flash芯片测试
摘要：flash操作不同于sram，sram类似于在使用ram ip核（quartus/vivado）时生成的模块直接对存储操作，flash操作都是基于控制器的指令来的。flash在编程（写数据）之前是需要对芯片... 阅读全文
posted @ 2020-05-20 08:40 Hello+World! 阅读(1785) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示