2020 年 4月随笔档案 - Hello+World!

Microblaze使用

摘要：引脚的频率属性（选中Ctrl+E）设置：buf的频率取决于引脚设置，且需要和ip核的输入时钟频率一致，重新生成会自动更新！逻辑门添加阅读全文

posted @ 2020-04-26 00:19 Hello+World! 阅读(503) 评论(0) 推荐(0) 编辑

FPGA源同步系统

摘要：系统说明：系统同步基于同一时钟源进行系统同步，但器件间传输延时无法确定，不适用于高速数据传输源同步使用对端的时钟信号作为采样信号，时钟信号和数据信号保持确定的相位关系应用:SPI-4.2\XG... 阅读全文

posted @ 2020-04-25 21:29 Hello+World! 阅读(870) 评论(0) 推荐(0) 编辑

摘要：说明：基于Microblaze+Lwip+perf建立测试工程验证以太网通信以太网接口：MII/RMII/GMII/RGMII/SGMII(本次主要使用MII/RMII接口)-------------------... 阅读全文

posted @ 2020-04-25 19:33 Hello+World! 阅读(1648) 评论(0) 推荐(0) 编辑

摘要：当我们的系统存在多个FPGA挂在同一个JTAG下去调试Microblaze时，默认会出现：此时需要先选定FPGA设备，才可以进行正常Debug操作： ... 阅读全文

posted @ 2020-04-25 19:10 Hello+World! 阅读(394) 评论(0) 推荐(0) 编辑

摘要：在使用AXI 1G/2.5G Ethernet Subsystem若要使用rmii接口的phy则需要使用xilinx mii to rmii的ip核，如下图：需要说明： rmii接口的时钟系统和mii接口并... 阅读全文

posted @ 2020-04-25 18:59 Hello+World! 阅读(1082) 评论(0) 推荐(0) 编辑

摘要：vivado一般使用microblaze时都需要先下载bit,再通过jtag挂入elf文件，程序才能跑起来；设计完成后我们需要把两个文件整合到一起，直接下载一个最终的bit即可，我们可以在vivado中添加elf... 阅读全文

posted @ 2020-04-25 18:18 Hello+World! 阅读(1439) 评论(0) 推荐(0) 编辑

摘要：光纤模块：SFP+光纤的协议标准除了有两组serdes之外还有一些控制信号，其中比较重要的是Tx_Disable信号，FPGA发送时需要设置为低电平。Los信号表示接收是否有光，仅仅是一个能量阈值的判断信号。接口... 阅读全文

posted @ 2020-04-25 17:49 Hello+World! 阅读(2228) 评论(0) 推荐(0) 编辑

ibert测试说明

摘要：xilinx对于高速收发接口gth有专门的验证方案ibert,FPGA的引脚按bank划分，gth类似不过是按Quad来算，每个Quad的结构如下：一共有4组收发对。每个Qual和管脚的位置都是绑定的，所以在... 阅读全文

posted @ 2020-04-25 17:04 Hello+World! 阅读(2397) 评论(0) 推荐(0) 编辑

摘要：xilinx在工程里新添加的ip核不会马上生成dcp文件，只有generate output products成功执行后才可以看到，我在使用ram ip时，设置了一个大容量(64KB)的ram发现generat... 阅读全文

posted @ 2020-04-25 16:08 Hello+World! 阅读(758) 评论(0) 推荐(0) 编辑

摘要：vivado下载失败,如下：我在网上找到的解决办法是：实际上这块板卡一直用的好好的，今天突然下载不进去了，不过此前一直有一个异常现象就是，我在FPGA里面做了两个Microblaze但只有一个能正常运行，另外一个... 阅读全文

posted @ 2020-04-25 15:26 Hello+World! 阅读(3073) 评论(0) 推荐(0) 编辑

摘要：vivado有时工程用着用着出现莫名的长时route不停止也不报错问题，本来最多需要一个小时的工程数个小时也没有结果，这个时候可以尝试新建一个工程把原设计（.bd/.v）文件（说明:.bd文件拷过来后，一般M... 阅读全文

posted @ 2020-04-25 15:09 Hello+World! 阅读(3063) 评论(0) 推荐(0) 编辑

04 2020 档案