verilog语法笔记
当verilog赋值左右不对等时,数据默认都是放在低位的,而没有指定的高位默认置为0。
比如:
wr_op_list<=1'b1;
write_buffer[63:63-7-8] <= {8'h99}; //对应[63:63-7]则为0
---------------------------------
reg [7:0] SR1V = 'b0;
这种语法只对应与仿真,以及上电后的初始默认值,软件复位时必需明确指定每个寄存器变量的初始值否则状态可能会
保留上一次的数值。
【推荐】编程新体验,更懂你的AI,立即体验豆包MarsCode编程助手
【推荐】凌霞软件回馈社区,博客园 & 1Panel & Halo 联合会员上线
【推荐】抖音旗下AI助手豆包,你的智能百科全书,全免费不限次数
【推荐】轻量又高性能的 SSH 工具 IShell:AI 加持,快人一步