2018年11月13日
芯片综合---学习杂记 1
摘要： Design Compiler 1. DC默认的设计环境：同步时钟，上升沿 2. 时钟路径划分以及判断约束是否满足步骤 三个步骤：a. 把需要综合的设计拆分成时序路径的组合 b. 计算每条路径的延时 c. 用路径延时和期望到达的时间作比较，判断约束是否满足 四条路径 起始点：输入端口（不包括时钟端口 阅读全文
posted @ 2018-11-13 11:38 时光机GTI 阅读(2323) 评论(0) 推荐(0) 编辑