摘要:
FPGA加速原理简单介绍:https://zhuanlan.zhihu.com/p/149221232 阅读全文
摘要:
1、几个时序相关的警告 1、没有 .sdc文件,就是没有进行时序约束: 2、clk是个时钟的角色,但是没有给其响应的时钟属性设置: tips:时钟也可以是由其他时钟分频得到并在后面作为时钟使用的时钟,例如:clk_1khz 由clk分频得到,而在后面有用到,则这也为一个时钟 always@(pose 阅读全文
摘要:
#1、Tcl替换操作 ##1.1 三种替换方式 变量替换$,命令替换[],反斜杠替换 ###1.1.1 变量替换$ set a 1; set b $a; 结果为a=1,b=1 同时,若变量替换碰到非字母、数字下划线就会停止替换 set a 22 set a~ 11 set b $a~ 此处结果 22 阅读全文