关键词： DS92LV18 编码器 解码器 串行解串器 光纤数据传输
DS92LV18是National公司推出的一款高性能串行解串器，该芯片集串行编码器和解码器于一体，是光纤数据传输设计中的理想器件[4][5]。笔者多次在高速视频数据传输设计中选用了该芯片。使用过程中发现，在电气接口匹配、时钟、PCB布线、电源和接地设计等几个问题上必须引起高度重视。否则，设计出的光传输模块只能在实验室测试条件下满足应用要求，而当实际应用于系统后，由于数据传输不稳定，误码率极高，根本不能满足应用要求。更极端的情况是，设计的模块根本不能传输数据。针对上述问题，笔者提出了相应的解决方案。
1 光传输模块的硬件组成
光传输模块的硬件由光发送板和光接收板组成，其典型硬件构成如图1所示。
在实际应用中，输入光发送板的数字信号一般为并行RS422信号、并行LVDS信号、并行TTL/LVTTL和并行CMOS/LVCMOS信号等。经过输入接口电路处理，将这些信号变换成串行编码器能接收的LVTTL/LVCMOS并行信号。图1中，串行编码器的作用是将并行LVTTL/LVCMOS信号编码成高速的串行LVDS信号，而发送激光器一般只能接收LVPECL信号，因此在串行编码器和发送激光器之间要增加LVDS转LVPECL电气接口匹配电路。
从发送板激光器发出的光信号经过光纤进入光接收板的接收激光器，接收激光器经过光电转换后，输出LVPECL电信号，然后经LVPECL转LVDS电气接口匹配电路将LVPECL信号转换成LVDS信号给串行解码器；串行解码器将串行LVDS信号恢复成并行的LVTTL/LVCMOS信号，然后经过输出接口电路将并行LVTTL/LVCMOS信号变换成下级电路需要的并行信号。
2 DS92LV18简介
图2是DS92LV18的电路结构简图[5]，其芯片的引脚功能如下：
DIN[0：17]：18位并行LVTTL/LVCOMS输入数据信号；
TCLK：编码时钟，该时钟的输入范围为15MHz～66MHz，当编码器工作时，该时钟信号经编码锁相环20倍频后将DIN[0：17]和TCLK编码成20位串行数据信号，以LVDS信号从DO+和DO-输出，应用中要求与解码时钟REFCLK同频率，两个时钟频率偏差不能超过5%；
SYNC：编码器工作控制信号，当编码器工作时，该信号置低电平；
TPWDN：编码器工作控制信号，当编码器工作时，该信号置高电平；
DEN：编码器工作控制信号，当编码器工作时，该信号置高电平；
RPWDN：解码器工作控制信号，当解码器工作时，该信号置高电平；
REN：解码器工作控制信号，当解码器工作时，该信号置高电平；
RIN+、RIN-：解码器输入串行LVDS信号；
ROUT[0:17]：解码器输出的18位并行LVTTL信号；
RCLK：解码器输出时钟，当解码器正常工作时，该时钟与输入的解码时钟REFCLK同频率；
LOCK：解码器工作状态指示信号，当解码器工作不正常时，该信号为高电平，通过检测该号可以测出系统传输的误码率；
LINE_LE：回馈信号，当该信号置高电平时，输入信号RIN+和RIN-直接输出给DO+和DO-，该信号可以用于芯片工作状态检测，实际应用中，该信号置低电平；
LOCAL_LE：回馈信号，当该信号置高电平时，输入信号DIN[0:17]直接输出给ROUT[0:17]，该信号可以用于芯片工作状态检测，在实际应用中置低电平；
AVDD：模拟供电电源，3.3V供电；
AGND：模拟地；
DVDD：数字供电电源，3.3V供电；
DGND：数字地；
PVDD：锁相环供电电源，3.3V供电；
PGND：锁相环地。
3 设计中应注意的问题
3.1 电气接口匹配
LVDS和LVPECL是高速数据传输设计中常用的两种电气接口标准。两种电气接口标准的详细情况可见参考文献[2]～[4]。两种电气接口之间的接口匹配转换电路有两种实现方式：(1)使用电阻、电容分立元件进行匹配转换；(2)使用TI、MAXIM、NATIONAL等公司提供的专用芯片进行匹配转换。具体的转换匹配电路见参考文献[3]。
图3是高频状态下电阻、电容的等效电路图。实验中发现，无论采用那种匹配方式，相关外接电阻、电容的封装都是越小越好，尤其是传输速率达吉赫兹以上时，外接电阻、电容最好选用0402这样的小封装，否则，电阻、电容的分布电感电容可能会严重影响电路的性能，有时甚至会使设计失败。
3.2 时钟设计
笔者在调研过程中发现，类似DS92LV18的芯片下限工作频率都比较高，DS92LV18是下限工作频率稍低的芯片。如果数据传输速率低于15MHz，图1光发送板中，不能将经输入接口电路转换的数据信号和时钟信号直接连到DS92LV18相关的引脚上。实验过程中发现，光接收板中，串行解码器一般由外部晶体直接提供时钟信号，该时钟信号经过阻抗匹配后一般都比较稳定，可是，光发送板中，编码时钟信号是经过输入接口电路转换得到的，由于转换电路产生的误差，两个时钟信号有时很难满足偏差小于5％的应用要求。更糟糕的情况是，在某系统中，由于地线干扰等原因，进入光发送板的时钟信号上偶尔会出现毛刺，以上两种情况都会导致光传输模块不能正常工作。针对以上问题，笔者对光发送板硬件进行了改进，提出了图4所示的解决方案。
图4中，虚线中的部分由FPGA实现。目前，FPGA技术比较成熟，一般低价位FPGA中都集成了多个锁相环和少量可编程的存储器资源，该可编程存储器资源可以被配置为双口RAM、SRAM、FIFO等。图4中，TCLK_A为光发送板中经输入接口电路转换后得到的数据同步时钟信号，TCLK_B为由时钟晶体产生的稳定时钟信号(该时钟信号大于等于15MHz)，FIFO1和FIFO2为工作在乒乓方式下的两个FIFO。当一个FIFO存储输入数据时，另一个FIFO读出存储的数据，读出时钟由TCLK_B提供，读出的数据通过总线开关输出给DS92LV18，相应的控制逻辑由时序控制器产生。通常，TCLK_A不会有毛刺，可以作为FIFO的存储时钟。为了提高数据传输的稳定性，建议对TCLK_A作如下处理：当TCLK_A大于15MHz时，使TCLK_B与TCLK_A同频，然后将TCLK_B四倍频，利用倍频时钟对TCLK_A过采样，将TCLK_A恢复成稳定的同频时钟，然后利用该恢复时钟作为FIFO的存储时钟；当TCLK_A小于15MHz时，使TCLK_B为TCLK_A的整数倍，同样使用过采样技术对TCLK_A进行处理，然后供FIFO作为存储时钟使用。编码时钟由FPGA将TCLK_B经过内部锁相环锁相后提供给DS92LV18使用。实验发现，编码时钟信号经过以上处理后，非常稳定，完全可以满足应用要求。
3.3 PCB布线设计
光发送板和接收板中有LVTTL/LVCMOS、LVDS和LVPECL等几种信号。LVDS/LVPECL信号很容易被LVTTL/LVCMOS信号干扰，在PCB布线设计时，必须注意以下问题：
(1)至少使用４层PCB板(从顶层到底层)：LVDS/LVPECL信号层、地层、电源层、LVTTL/LVCMOS信号层[1]；
(2)使单端信号和LVDS/LVPECL信号相互隔离，否则单端信号可能会耦合到LVDS信号上，最好将单端信号和LVDS/LVPECL信号放在由电源／地层隔离的不同层上。如果在同一层上，单端信号和LVDS/LVPECL信号的距离至少应该在12mm以上[3]；
(3)使用分布式的多个电容来旁路LVDS/LVPECL设备，表面贴电容靠近电源／地层管脚放置[3][4]；
(4)电源层和地层应使用粗线，不要使用50Ω布线规则[3]；
(5)保持PCB地线层返回路径宽而短[3][4]；
(6)尽量减少过孔和其他引起线路不连续性的因素[3][4]；
(7)避免导致阻值不连续性的90°走线，使用圆弧或45°折线来替代[1]；
(8)在差分线对内，两条线之间的距离应尽可能短，以保持接收器的共模抑制能力，在印制板上，两条差分线之间的距离应尽可能保持一致，以避免差分阻抗的不连续性[1]；
(9)使用端接电阻实现对差分传输线的最大匹配，阻值一般在90Ω～130Ω之间，系统也需要此终端电阻来产生正常工作的差分电压[3]；
(10)最好使用精度１%～2%的表面贴电阻(0402封装)跨接在差分线上，必要时也可使用两个各为50Ω的电阻，并在中间通过一个电容接地，以滤去共模噪声[4]；
(11)端接电阻应远离驱动端，尽量靠近接收输入端[3][4]。
3.4 电源和接地设计
光发送板中有输入接口电路供电，DS92LV18有数字电源、模拟电源和锁相环电源，FPGA有内核电源、I/O电源和锁相环电源。实验中发现，DS92LV18模拟电源和锁相环电源共用电源，DS92LV18数字电源和FPGA的I/O电源共用电源。其他电源分别供电，这是比较好的电源供电方案。电源模块最好使用线性稳压芯片，不要使用开关电源模块。而且，稳压电源芯片最好都加三级以上的LC滤波电路，然后再供相应的芯片使用。实验中还发现，激光器和DS92LV18的功耗非常大，需要很大的供电电流，给激光器和DS92LV18供电的线性稳压电源芯片最好能提供2A以上的输出电流，相应滤波电路一定要注意电感的过电流能力和电感上的压降，尽量选用电阻小、过电流大的电感，同时要做好电源稳压芯片的散热设计。实验中还发现，系统中如果只有使用开关电源供电的应用场合，相应的供电开关电源模块一定要预留30％以上的输出功率，否则，开关电源的开关特性可能会变得很差，即使加多级滤波电路也无法消除比较大的开关噪声。
为了排除前级电路对光发送板的干扰，图1所示的输入接口电路最好使用数字隔离器将前级电路地和后级电路地实现物理隔离。DS92LV18有锁相环地PGND、模拟地AGND和数字地DGND，FPGA有数字地FDGND和锁相环地FPGND，设计中PGND、FPGND和AGND共地，DGND和FDGND共地，将这两个地分割，在板上设置一个公共地COM_GND，最后AGND、DGND和COM_GND以图5的方式共地。
在实际应用中，给光传输模块供电的电源线和地线可能会加长。为了减小地线干扰，为模拟电源供电的电源地PAGND和为数字电源供电的电源地PDGND与模拟地AGND和数字地DGND的接地方案如图6所示。
图5和图6的公共地COM_GND在系统应用中为机壳地，在实际应用中，上面的接地方案对系统地线干扰有明显的抑制作用。光接收板的电源和地设计与光发送板相同。
4 实验结果
图7是没有注意上述设计问题的实验结果，从图像显示的结果可以看出，光传输模块根本不能正常工作，设计是失败的。图8是注意了上述设计问题的实验结果，从图像显示的结果可以看出，该设计非常成功，完全可以满足应用要求。
92LV18是光纤数据传输设计中很有代表性的一款芯片，笔者采用工程应用中发现问题、解决问题的方法对该芯片的应用进行了深入探讨，文中设计思路具有通用性，对解决类似工程问题具有很大的借鉴价值。
参考文献
[1] 武斌，夏宇闻.数字视频信号的长线传输[J].电子技术应用，2003，(10)：62-65.
[2] 代芬，漆海霞，俞龙.几种常用逻辑电平电路的特点及应用[J].单片机与嵌入式系统应用，2005，(5)：5-7.
[3] Differential PECL/ECL/LVPECL/LVECL clock and data driver.Maxim integrated products，2004.
[4] LVDS Ownerps Manual.National Semicon-ductor，2004.
[5] DS92LV18 datasheet.National Semicon ductor，2003
