随笔分类 - SystemVerilog
摘要：1. bind 优点 实现验证和设计的分离，将 module 或 program 或 interface 绑定到任意的设计模块或者其特定例化中(注意是可以将 interface 直接 bind 到 top module 中进行例化的)。 该功能可实现以下目的: (1) 验证工程师可最少的改动原有设计
阅读全文
摘要：1. 背景说明 SoC 验证平台既有UVM部分又有C部分，这样就涉及UVM和C 参数统一的问题。脚本采用的是Makefile，下面探讨下通过cmd options将参数传递给sv和C。 2. 方法探讨 2.1. sv 从cmd define传参 makefile 里设置RUNOPTS sv 里使用
阅读全文
