DS90UB934-Q1硬件设计

硬件连接

电源

• VDDIO（Pin 7/9 ）：1.8V(±5%)或3V~3.6V，需要至少10nF的电容耦合至GND。
• VDD18（Pin 17）：1.8V(±5%)供电，需要1μF，0.1μF，0.01μF的电容耦合至GND。
• VDD18_P0(Pin 45）/ VDD18_P1(Pin36)：1.8V(±5%) PLL供电，需要1μF，0.1μF，0.01μF的电容耦合至GND。
• VDD18_FPD0(Pin 40) / VDD18_FPD1(Pin1.8V(±5%) 高速发送（HSTRX）模拟供电，需要1μF，0.1μF，0.01μF的电容耦合至GND。
• VDD11_FPD(Pin 34)：内部模拟调节器的耦合电容连接点，需要至少4.7μF电容耦合之GND，切勿连接至外部1.1V电源轨。
• VDD11_DVP(Pin 20)：内部混合信号调节器的耦合电容连接点，需要至少4.7μF电容耦合之GND，切勿连接至外部1.1V电源轨。
• VDD11_D(Pin 3)：内部数字调节器的耦合电容连接点，需要至少4.7μF电容耦合之GND，切勿连接至外部1.1V电源轨。
• GND(Pin DAP)：DAP是QFP封装底部的金属焊盘，需要连接至GND。

接收数据并行输出

• ROUT0 - ROUT11：接收数据并行输出，来自FPD-LINK III解串后的并行12bit数据，电平逻辑为VDDIO，未使用引脚需悬空。
• HSYNC：水平同步输出，电平逻辑VDDIO。
• VSYNC：垂直同步输出，电平逻辑VDDIO。
• PCLK：像素时钟输出，电平逻辑VDDIO。

GPIO

• GPIO0-GPIO2：通用输入/输出接口，可以用作控制或响应各种命令。可以配置为输入信号，对应于串行器的GPIO，或者可以配置为输出，遵循本地寄存器设置。上电默认GPIO不使能，默认内部下拉为25kΩ。
• GPIO3/INTB：Pin GPIO3可以配置为串行器的GPIO输入信号，该引脚和INTB功能复用，需要4.7kΩ电阻上拉至VDDIO。可编程输入/输出引脚是低有效的开漏结构由状态寄存器控制。

FPD-LINK III接口

• RIN0 +/-:接收输入通道0，必须使用交流耦合方式。内部有100Ω的差分终端电阻。