Bit(s) | Name | Description |
15 | SCIFFFE | SCI FIFO帧错误标示位 0 当接收的bit7-0不存在帧错误,该位与FIFO的顶层有关 1 当接收的bit7-0存在帧错误,该位与FIFO的顶层有关 |
14 | SCIFFPE | SCI FIFO校验标示位 0 当接收的bit7-0不存在校验错误,该位与FIFO的顶层有关 1 当接收的bit7-0存在校验错误,该位与FIFO的顶层有关 |
13-8 | Reserved | 读为0,写无效 |
7-0 | RXDT7-0 | 接收数据位 |
Bit(s) | Name | Description |
7-0 | TXDT7-0 | 数据发送缓冲寄存器 |
Bit(s) | Name | Description |
15 | SCIRST | 0 写0复位SCI接收与发生通道,SCI FIFO配置位不变 1 写1可以恢复接收与发送 |
14 | SCIFFENA | 0 SCI FIFO增强功能禁用 1 SCI FIFO增强功能使能 |
13 | TXFIFO Reset | 0 复位FIFO指针为0,保持复位状态 1 使能发送FIFO操作 |
12-8 | TXFFST4-0 | 00000 FIFO为空 00001 FIFO有一个字 00010 FIFO有两个字 0xxxx FIFO有x个字 10000 FIFO有16个字 |
7 | TXFFINT Flag | 发送FIFO中断标志,1有效 |
6 | TXFFINT CLR | 写0无效,写1清除TXFFINT Flag标志 |
5 | TXFFIENA | 中断允许标志,1有效 |
4-0 | TXFFIL4-0 | 发送FIFO中断级别位,当FIFO状态位(TXFFST4-0)与FIFO级别位(TXFFIL4-0)匹配时,FIFO将发生中断 默认值 0x00000 |
Bit(s) | Name | Description |
15 | RXFFOVF | 0 接收FIFO没有溢出 1 接收FIFO发生溢出 |
14 | RXFFOVF CLR | 0 写0无效,读为0 1 清除RXFFOVF标志 |
13 | RXFIFO Reset | 0 复位FIFO指针为0,保持复位状态 1 使能接收FIFO操作 |
12-8 | RXFFST4-0 | 00000 FIFO为空 00001 FIFO有一个字 00010 FIFO有两个字 0xxxx FIFO有x个字 10000 FIFO有16个字 |
7 | RXFFINT | 接收FIFO中断标志,1有效 |
6 | RXFFINT CLR | 写0无效,写1清除RXFFINT Flag标志 |
5 | RXFFIENA | 中断允许标志,1有效 |
4-0 | RXFFIL4-0 | 接收FIFO中断级别位,当FIFO状态位(RXFFST4-0)与FIFO级别位(RXFFIL4-0)匹配时,FIFO将发生中断 默认值 0x11111. 复位后,接收FIFO多为空,这样设置可以避免频繁的中断。 |
Bit(s) | Name | Description |
15 | ABD | 自动波特率检测位 0 自动波特率检测未完成 1 自动波特率检测已完成 |
14 | ABD CLR | ABD清除位 0 写0无效,读为0 1 清除ABD标志 |
13 | CDC | CDC校验 0 禁用自动波特率校验 1 使能自动波特率校验 |
12-8 | Reserved | 读为0,写无效 |
7-0 | FFTXDLY7-0 | 这8位定义了从FIFO发送缓冲器到发送移位寄存器的延迟,最小为0波特率时钟周期,最大为256波特率时钟周期。 在FIFO模式中,只有在移位寄存器完成最后一位的移位后才能将发送缓冲器的数据移到移位寄存器,这就需要在数据流中插入延迟。在标准的UARTS,发送的延迟特征有助于在没有RTS/CTS控制下建立一个自动的传输方案。 |
Bit(s) | Name | Description |
7-5 | Reserved | 读为0,写无效 |
4-3 | SCI SOFT and FREE | 设置仿真挂起时的操作 00 立即挂起 01 停止前完成当前传输(接收发送) x1 忽略挂起命令,继续SCI操作 |
2-0 | Reserved | 读为0,写无效 |
---------------------
我可以操纵冰冷的代码,但我操纵不了我的人生......
[url=http://www.puya360.com]西安普雅软件工作室[/url]