2017年4月10日
【VHDL】深度讲解二进制无符号和有符号加法处理溢出的问题
摘要： 1.Unsigned adders 这个比较简单，只需在A、B前面扩展一位0防止溢出，溢出的数填到第n位cout，n-1到0位就是sum。 ， 2.Signed adders 一开始也搞不懂下图中为什么要扩展符号位，两个符号位了怎么加？ 往下看↓ 2.1 Analysis 在真正开始使用Verilo 阅读全文
posted @ 2017-04-10 17:33 隅子酱 阅读(9110) 评论(0) 推荐(0) 编辑