(笔记)FPGA多周期路径及set_multicycle_path详解
摘要:
默认情况下综合工具会把每条路径定义为单周期路径,即源触发器在时钟的任一边沿启动(launch)的数据都应该由目的触发器在时钟的下一上升沿捕获(capture)。 有的设计可能存在时序例外(timing exceptions),如多周期路径、虚假路径等。数据从起点到终点的传输时间需要一个时钟周期以上才 阅读全文
posted @ 2024-03-14 11:19 tdyizhen1314 阅读(713) 评论(0) 推荐(0) 编辑