(转)VHDL的延时理解
摘要:
1。VHDL中的delta延时大于零,但小于任何指定的延时(指定的延时包括after指定的惯性延时和transport指定的传输延时)。因此,在一个确定的仿真时刻t,开启有限多个仿真周期(即一个delta延时)不会使仿真时刻向前推进,就是说不论有多少个delta延时,都认为是在t时刻。为什么能够这样认为呢,请看2。2。在具体硬件中,进程是并行发生的,也就是说,数据总是不断的流进各个模块,模块间不会有先来后到。因此在一个时刻t,会同时有多个事件发生。但是仿真软件是在PC机上用C语言之类的串行机制实现的,所以就必须在串行机制下尽可能准确地仿真并行事件的发生。怎么办呢,就出现了delta延时的模型。 阅读全文
posted @ 2010-06-11 17:49 tdyizhen1314 阅读(5681) 评论(0) 推荐(1) 编辑