DDR3 控制器 MIG IP 详解完整版 （AXI4&Vivado&Verilog）
摘要：https://f.daixianiu.cn/csdn/6143086417077531.html https://github.com/taylorrrrrrrr/FPGA_DDR3_Ctrl https://blog.csdn.net/leon_zeng0/article/details/113
阅读全文
posted @ 2024-05-24 14:42