DDR3 控制器 MIG IP 详解完整版 （AXI4&Vivado&Verilog）

https://f.daixianiu.cn/csdn/6143086417077531.html

 

https://github.com/taylorrrrrrrr/FPGA_DDR3_Ctrl

 

https://blog.csdn.net/leon_zeng0/article/details/113236364（xci目录存放了项目中用到的所有IP核文件配置信息，在Vivado中作为source添加即可，其中rgb2dvi IP核使用Digilent开源IP核，需要在Vivado上添加IP核仓库）