@（posedge clk）表示的是clk上升沿这个事件
taylorrrrrrrrrr 2024-07-17 16:11
阅读(133)
评论(0)
推荐(0)
编辑
阅读排行榜
Verilog设计中如何匹配变量的位宽？（$clog2系统函数）
taylorrrrrrrrrr 2024-07-24 11:12
阅读(110)
评论(0)
推荐(0)
编辑
Verilog语法——移位运算符“＞＞“和“＞＞＞“的细节
taylorrrrrrrrrr 2024-11-13 11:28
阅读:109
评论:0
推荐:0
编辑
视频类接口DVP(Digital Video Port)
taylorrrrrrrrrr 2024-07-05 16:41
阅读:90
评论:0
推荐:0
编辑
串口调试助手XCOM
taylorrrrrrrrrr 2024-07-03 15:12
阅读:81
评论:0
推荐:0
编辑
