AntiFragile【SenecaTellus】

摘要： 【代码更新】IIC时序——读写EEPROM 整体代码： 1 // >50MHz >20ns 100KHz >10000ns 2 `timescale 1ns / 1ps 3 module eeprom_i2c#(parameter SCL_CYC = 1000)//100KHz 4 ( 5 inpu 阅读全文

摘要： https://blog.csdn.net/tianizimark/article/details/121712792 阅读全文

摘要： 综上所述，需要注意的是">>>“和”>>“，两者区分有符号和无符号变量，对于有符号数，”>>>“保留符号位右移，”>>“不保留符号位右移。此外，用拼接符得到的数如{4’b1111,4’b0000}为无符号数，”>>>“和”>>“效果一致，如果需要保留符号位需要将{4’b1111,4’b0000}复制 阅读全文

摘要： https://b2b.baidu.com/q/aland?q=A8BDFBFDAAF9FD1F19070D1E030806722A1E156A61A8BDFBFDAAF9FD1B34740C04757579706F0D1596706D1E3E1D64092475797C2E0B7E04756A60 阅读全文

摘要： https://blog.csdn.net/m0_38010471/article/details/123185236 阅读全文

摘要： https://blog.csdn.net/qq_36413982/article/details/122668424 阅读全文

摘要： https://www.fortune-co.com/News/newsDetail/id/600.html https://blog.csdn.net/qq_42189951/article/details/132838838 上海安陆FPGA软件如何防止模块在综合的时候把信号优化掉 https: 阅读全文

摘要： https://blog.csdn.net/hzbhao/article/details/127822972 阅读全文

摘要： https://blog.csdn.net/qq_33231534/article/details/108731782 阅读全文

摘要： Verilog设计中如何匹配变量的位宽？（$clog2系统函数） https://blog.csdn.net/wuzhikaidetb/article/details/121853295 阅读全文

摘要： https://blog.csdn.net/weixin_51236955/article/details/132620009 https://blog.csdn.net/weixin_41688854/article/details/121603089 阅读全文