摘要： 以前，没怎么注意’timescale这个语法，但最近做FIR滤波器modelsim仿真时，那确实是被好好地它戏弄了一番。 在算fir滤波器输出频率与输入频率是否相等时，从波形上观察，频率跟相位都是相等的。但根据modelsim wave上波形的周期算出来的频率与我testbench所给的频率有很大的差距，被测模块产生的皮率整整比测试模块产生的频率大了1000倍。由于之前做modelsim的仿真很少，排错时也一直没注意，后来查看语法书才怀疑可能是这个上面出了问题。我之前是系统初始的‘timescale 1us/us,这样我产生的系统时钟就是以1us为单位的，整整比预期的频率小了一千倍。后面改为. 阅读全文