Title
上一页 1 ··· 4 5 6 7 8

2024年3月31日

IC验证 -- 1. Verilog Testbench

摘要: What is a Verilog Testbench ? A Verilog Testbench is a simulation environment used to verify the functionality and correctness of a digital design des 阅读全文

posted @ 2024-03-31 19:00 松—松 阅读(25) 评论(0) 推荐(0) 编辑

2024年3月10日

IC设计及验证学习网站

摘要: 1. 验证 1.1 chipverify.com 不仅包括SV、UVM语法介绍,还包括一些小型项目可以增加对验证的熟悉。 1.2 testbench.in 同样有SV、UV语法介绍和小项目。 1.3 verificationguide.com 同样有SV、UV语法介绍和小项目。 2. 设计 2.1 阅读全文

posted @ 2024-03-10 19:56 松—松 阅读(31) 评论(0) 推荐(0) 编辑

上一页 1 ··· 4 5 6 7 8

导航