摘要： Phase相位 PLL，全称Phase lock loop，锁相环。 PLL可以把芯片内部的高频不规则时钟与外部晶振的低频规则时钟，调成一个高频规则时钟。 很奇怪的翻译，Phase到底是个啥，为什么叫这个名？ ———— 相位，和函数/因变量，什么区别？ 为什么不用F而非要用φ？ 波可以用一个正弦函数 阅读全文