Phase相位
PLL,全称Phase lock loop,锁相环。
PLL可以把芯片内部的高频不规则时钟与外部晶振的低频规则时钟,调成一个高频规则时钟。
很奇怪的翻译,Phase到底是个啥,为什么叫这个名?
————
相位,和函数/因变量,什么区别?
为什么不用F而非要用φ?
波可以用一个正弦函数描述 y=Asin(kx−ωt)
其中,A 是振幅,k=2π/λ 是波数,ω=2π/T 是角频率。波的传播速度 v=λ/T=ω/k。
φ(t)=kx−ωt就是相位,波y=Asin[φ(t)]=Asinφ
,y和φ是正弦函数的关系。
所以,要想研究波的状态,核心是研究φ和t的关系
————
相位表示波是否能够同步,如果相位不同,两个波叠加会互相抵消,相位相同则会增强。
所以,所谓锁相
,也就是把芯片内部的不固定时钟和外部晶振的固定时钟同步,即锁住相位
。
参考:
https://en.wikipedia.org/wiki/Phase_(waves)
怎么理解相速度和群速度?
https://www.zhihu.com/question/29444240/answer/2916763791
https://www.zhihu.com/question/29444240/answer/1833520606
作者:西伯尔
出处:http://www.cnblogs.com/sybil-hxl/
本文版权归作者和博客园共有,欢迎转载,但未经作者同意必须保留此段声明,且在文章页面明显位置给出原文连接,否则保留追究法律责任的权利。