摘要： 发信人: benboy (雅克|不曾忘记), 信区: NetRes标 题: Dlut Ftp Union's ftp listing发信站: BBS 碧海青天站 (Sat Mar 26 09:27:46 2005), 转信1,skywater's ftp管理员：skywater下载：ftp://BenBenDog:skywater@222.26.198.1:322站点详细信息:热门rmvb&TV... 阅读全文

摘要： 发信人: crow (Magpie), 信区: NetRes标 题: netres版FAQ[v1.8]发信站: BBS 碧海青天站 (Sun Oct 3 17:33:08 2004), 站内 校内搜索引擎 : http://dlut.xuelu.org http://search.dlut.edu.cn/ [推荐] 校内常用FTP列表请查看精华区根目录(在版面内按"... 阅读全文

摘要： 1. 进行FPGA设计，经常需要向其它芯片提供时钟，这时将涉及提供时钟反馈的问题,具体有没有高一点的好方法？ During FPGA design, both the PLD itself and other device need clock signal from outside. Our FPGA has PLL which can receive clock and outpu... 阅读全文