会员
周边
捐助
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
一叶扁舟0o
博客园
首页
新随笔
联系
管理
订阅
2012年2月16日
基于verilog的FPGA设计【小技巧】
只有注册用户登录后才能阅读该文。
阅读全文
posted @ 2012-02-16 16:33 一叶扁舟0o
阅读(6)
评论(0)
推荐(0)
编辑
quartus 如何编译"child_module"以及设置顶层文件来避免工程名与模块名不一致的情况!
只有注册用户登录后才能阅读该文。
阅读全文
posted @ 2012-02-16 14:12 一叶扁舟0o
阅读(3)
评论(0)
推荐(0)
编辑
quartus ii把编译窗口的标签栏隐藏了,怎么恢复.
只有注册用户登录后才能阅读该文。
阅读全文
posted @ 2012-02-16 13:45 一叶扁舟0o
阅读(2)
评论(0)
推荐(0)
编辑
公告