2440-系统时钟
1、 系统时钟:
S3C2440A时钟控制逻辑通过外接晶振,给整个芯片提供三种时钟:
FCLK:用于CPU核
HCLK:用于AHB(Advanced High Performance Bus)总线设备,比如:CPU核、存储器控制、中断控制器、LCD控制器、DMA和USB主机模块等
PCLK:用于APB(Advanced Peripheral Bus)总线上的设备,比如WATCHDOG、IIS、IIC、PWM定时器、MMC接口、ADC、UART、GPIO、RTC和SPI等
mini2440开发板外接晶振频率Fin为12MHz,需要通过时钟控制逻辑的PLL提高系统时钟(正常模式下为400MHz,最高533MHz)。
2、 S3C2440A有两个PLL:
MPLL:(主时钟控制逻辑)用于设置FLCK、HCLK、PCLK
UPLL:专用于USB设备
寄存器MPLLCON:用于配置FCLK与Fin的倍数。
寄存器UPLLCON:用于配置USB设备主时钟频率
寄存器CLKDIVN(分频系数寄存器):用于设置FCLK、HCLK、PCLK三者的比例
3、 S3C2440A系统时钟需要经历下面步骤的设置:
a) 确认外部输入晶振频率Fin
b) 确定系统输出时钟频率FCLK
c) 对照PLL值推荐参数表,找到适合的一组MDIV、PDIV和SDIV,设置MPLLCON
d) 设置UPLLCON
e) 确定FCLK、HCLK、PCLK比例系数,设置时钟分频系数寄存器CLKDIVN,从而确定了当前系统下FCLK、HCLK、PCLK具体频率值。
4、