摘要： VHDL描述硬件实体 结构 举例 Entity（）实体 Enitiy 实体名 is PORT(端口名1，端口名N：方向：类型） [端口说明] End Entity; Port的方向有: IN , OUT, INOUT, BUFFER, LINKAGE In 信号只能被引用,不能被赋值；不可以出现在< 阅读全文