摘要：
Q: UVM中有些component使用new()函数来创建，有些则是使用build_phase中的create()来创建，这两种方法有什么区别？分别应用在哪些场景？A:new()函数是sv的语法，而create是UVM提供的方法，只有使用create才能实现factory的override，所以我... 阅读全文
2015年12月4日
摘要：
在做Technology share报告的时候, 制作的slide应该具有自明性, 也就是虽然你会不会重新拿这个slide讲一遍, 其他人仍然能够看明白, 这样后人在看slide的时候才能有所收获. 阅读全文
2015年11月19日
摘要：
fast fading & slow fading + coherent time关乎于手机端移动速度的快慢、多普勒频移的程度。速度越快，频移越严重，相关时间越短。相关时间是多普勒频移的倒数，在这段时间内的信道增益有联系（不需要重新做信道估计）。当符号时间超过相关时间，为快衰弱；当符号时间小于相关时... 阅读全文
2015年7月27日
摘要：
Q:如何制作multi-bit variable 的 toggle coverage group?A:Systemverilog for Verification P394.利用 option.per_instance = 1;设置covergroup.//in covergroup declara... 阅读全文
2015年7月13日
摘要：
因为如果covergroup出现错误，比如typo，那么收集到的coverage很可能达到了100%，但实际上检测的coverpoint并不是你真正希望检测的。如何避免出现这种问题呢？七月第一次组会上Henry提出来，我应该有所思考。1、关注coverpoint是否具有自动分配的bins，这些bin... 阅读全文
2015年5月21日
摘要：
其实就是用验证平台代替板级验证。we can instantiate a mem block in testbench and put a .mif file into the mem block. This .mif file is transferred from an image file b... 阅读全文
2015年4月7日
摘要：
Channel1 在enable状态下，使用UEID-A校验成功，使用UEID-B校验失败；Channal1 在enable状态下，使用UEID-A校验失败，使用UEID-B校验成功；Channal1 在enable状态下，使用UEID-A校验成功，不使用UEID-B校验；Channal1 在ena... 阅读全文
2015年4月3日
摘要：
在第一次写vPlan的时候，对于其中的Verification requirements (Features to be tested)这一章怎么写，脑子里没有一个清晰的概念，只是朦胧地认为“这一章列出了所需要验证的功能，应该把DUT的所有功能都写出来”。于是就写出了形如“DUT读存储器、DUT写存... 阅读全文
2015年3月30日
摘要：
feature listing中的误区，关于FW model的思索:我们的验证对象是DUT的功能，而现实中的FW只是使用了DUT的功能中在某一情形（真实应用场景）下的部分。如果我把FW model编写得十分真实（先不管有没有可能达到），我不但要在FW coding上花费大量时间，而整个bench却只... 阅读全文
2015年3月25日
摘要：
原文地址：谈谈验证中的SystemVerilog和CPP作者：wasabi两种语言都用了几年了，一直想找个机会总结一下。今天有空说一说我的理解。1 函数的参数传递SV：SV默认为值传递，即使是传递对象和数组，也就是说对参数的改变只在函数内有效，无论input，output还是inout都会在函数内部... 阅读全文
