会员
周边
众包
新闻
博问
闪存
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
Pine1
博客园
首页
新随笔
联系
管理
订阅
2019年9月4日
%2d, %02d, %d的区别
摘要: %d正常输出十进制数,%2d指2位宽的十进制数,右端对齐,超出部分省略;%02d指输出2位十进制数,右端对齐,不够位数的话左端补0.
阅读全文
posted @ 2019-09-04 18:00 Pine1
阅读(3318)
评论(0)
推荐(1)
编辑
防止部分Verilog模块被综合,编辑器的指示语句
摘要: //synopsys translate_off 要忽略的部分Verilog模块语句 //synopsys translate_on
阅读全文
posted @ 2019-09-04 17:09 Pine1
阅读(535)
评论(0)
推荐(0)
编辑
公告