会员
商店
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
zhwh
Powered by
博客园
博客园
|
首页
|
新随笔
|
联系
|
订阅
|
管理
11 2015 档案
VHDL设计问题
摘要:在做算术运算的时候,不可以用std_ulogic_vector,必须是std_logic_vector。
阅读全文
posted @
2015-11-24 11:23
zhwh
阅读(143)
评论(0)
推荐(0)
编辑
点击右上角即可分享